核心電路帶隙基準(zhǔn)源實際電路圖的核心電路是使用兩管式帶隙基準(zhǔn)電壓源，它是設(shè)計帶隙基準(zhǔn)電壓源電路的核心，是進行下一步設(shè)計的必備步驟。增強電源抑制比電路帶隙基準(zhǔn)電壓源，在傳統(tǒng)設(shè)計中一般采用運算放大器來穩(wěn)定電路，同時提高電源抑制比，但運算放大器高失調(diào)的缺陷限制了電源抑制比的進一步提高。

　　當(dāng)電源電壓有頻率較高的交流信號干擾時，放大器的輸出會與電源電壓有很明顯的相位差，導(dǎo)致VREF高頻時電源抑制比很低。為了避免放大器的缺陷，本文采用內(nèi)部負反饋電路來提高VREF在低頻時的電源抑制比。另外在電路輸出端增加了一個RC濾波器，用來提高VREF在高頻時的電源抑制比。

　　快速啟動電路快速啟動電路，當(dāng)基準(zhǔn)源輸出沒有到預(yù)定值而被控制電路檢測到后，會輸出高電平，N42柵電壓為高電平，N42導(dǎo)通，同時使P8柵電壓降低，P8導(dǎo)通，對電容C2充電；當(dāng)快速啟動電路檢測到C2電容電壓到預(yù)定值，低電平輸出，從而關(guān)斷快速啟動電路，切斷充電電流。